• 30代活躍中
• 40代活躍中
• 50代活躍中

【デジタル回路の設計・評価】
FPGA、SoCなどLSIの回路設計、論理設計、論理合成、レイアウト設計、タイミング解析、論理検証、テスタ評価、実機評価

・言語ツール ： Verilog-HDL など

※開発期間は数ヶ月から2～3年かかるものまでさまざまです。
　案件終了後は次の案件に対応していただきます。
※案件によって当社内での開発やクライアント先での開発があります。
※開発業務には基本2名～5名のチーム制で取り組んでいます。